UTILITY MODEL KOKAI PUBLICATION (U)

No. Hei 1-162922 November 14, 1989

Int. Cl4:

H 03 F 1/52

Title of the Device:

PROTECTION CIRCUIT FOR OPERATIONAL AMPLIFIER

Application No.:

Sho 63-60271

Filing Date:

May 7, 1988

Applicant:

Yokogawa Electric Corporation

Creator of Device: N. Yamashita

Creator of Device:

T. Odohira

Creator of Device:

M. Kimura

Agent:

S. Ozawa, Patent Attorney

[CLAIM OF UTILITY MODEL REGISTRATION]

A protection circuit for an operational amplifier, characterized by comprising a first limiting resistor connected to an output terminal of an operational amplifier; a second limiting resistor connected in series to the first limiting resistor and a circuit output terminal; a diode connected to the connecting point between the first limiting resistor and the second limiting resistor for limiting the voltage of the output terminal of the operational amplifier; a feedback resistor connected between the circuit output terminal and an inverting input terminal of the operational amplifier; and an input resistor, one terminal of which is connected to the inverting input terminal and to the other terminal of which is applied input signals.

[BRIEF DESCRIPTION OF THE DRAWINGS]

Fig. 1 is a circuit diagram showing the configuration of an embodiment according to the present device;

Fig. 2 is a circuit diagram showing the circuit configuration of a first conventional operational

amplifier;

Fig. 3 is a circuit diagram showing the circuit configuration of a second conventional operational amplifier;

Fig. 4 is a partial circuit diagram showing a first configuration of an output stage of an operational amplifier shown in Fig. 3; and

Fig. 5 is a partial circuit diagram showing a second configuration of an output stage of an operational amplifier shown in Fig. 3.

Q₁ Operational amplifier

 Q_2 to Q_4 Transistors

R₁ Input resistor

R_f Feedback resistor

D, Zener diode

V_{cc} Power supply voltage

 $E_{\scriptscriptstyle L}$ Circuit voltage

⑩日本園特許庁(JP)

@突用新案出腳公關

⑫ 公開実用新案公報(U)

平1-162922

@Int. Cl. 4

識別記号

庁内整理番号

❷公聞 平成1年(1989)11月14日

H 03 F 1/52

Z - 6707 - 5J

審査請求 未請求 請求項の数 1 (金2頁)

図考案の名称 演算増幅器の保護回路

匈寒 顧 昭63-60271

愛出 願 昭63(1988)5月7日

70号 架 音 侰 17 ய 下 四考 案 考 咾 土 ΣĮZ. 澈 **⊘**≉ 案 者 木 Ħ 僔 の出 顕 人 **横河電機株式会社** の代 理 人 弁理士 小沢 信助

東京都武蔵野市中町 2 丁目 9 番32号 横河軍機株式会社内 東京都武政野市中町 2 丁目 9 番32号 横河電機株式会社内 東京都武蔵野市中町 2 丁目 9 番32号 梭河電機株式会社内

東京都武蔵野市中町2丁目9番32号


砂実用新薬業緑鯖状の範囲

演算増幅器の出力端に接続された第1制限抵抗 と、この第1制限抵抗と回路出力端とに直列に接 続された第2制限抵抗と、この第1制限抵抗と第 2制限抵抗との接続点に接続されて演算増幅器の 出力端の電圧を制限するダイオードと、前記回路 出力端と前記頃算増幅器の反転入力端との周に接 続された帰還抵抗と、一端がこの反転入力端に接 続された帰還抵抗と、一端がこの反転入力端に接 続された帰還抵抗と、一端がこの反転入力端に接 続された場置抵抗とを 員備することを特徴とする演算増幅器の保護回 路。


図面の簡単な説明

Q.…演算増幅器、Q.~Q.…トランジスタ、R. …入力抵抗、R.…帰選抵抗、D.…ツエナーダイ オード、V_∞…電源電圧、E.…回路電圧。

第1図



実開 平1-162822(2)



⑩ 日 本 国 特 許 庁 (JP) ⑪実用新案出願公開

® 公開実用新案公報(U) 平1-162922

⑤Int. Cl. 1

識別記号

庁内整理番号

❸公開 平成 [年(1989)11月14日

H 03 F 1/52

Z - 6707 - 5J

審査請求 未請求 請求項の数 1 (全 頁)

図考案の名称

演算増幅器の保護回路

20実 爾 昭63-60271

願 昭63(1988)5月?日 22出

向考 案 者

下

信行

東京都武蔵野市中町2丁目9番32号 横河電機株式会社内

⑩考 案 者

尾土平

東京都武蔵野市中町2丁目9番32号 横河電機株式会社内

⑩考 案 者

木 村 東京都武蔵野市中町2丁目9番32号 横河電機株式会社内

勿出 願 人

弁理士 小沢 信助

澈

13

横河 電機株式会社 東京都武蔵野市中町2丁目9番32号

⑫代 理 人

1. 考案の名称

淡算増幅器の保護回路

2. 実用新案登録請求の範囲

海算増幅器の出力端に接続された第1制限抵抗と、この第1制限抵抗と回路出力端とに直列に接続出力端との第2制限抵抗と、この第1制限抵抗と第2制限抵抗とは接続されて海路は存むでは接続するがイオードと、前間に接続するがではない。 出力端と前記複算増幅器の反転入力端に接続された帰還抵抗と、一端がこの反転入力に接続された帰還抵抗と、一端がこれる入力抵抗とを 親備することを特徴とする演算増幅器の保護回路。

3. 考案の詳細な説明

<産業上の利用分野>

本考案は、演算増幅器の保護回路に係り、特にこの演算増幅器に使用する電源電圧以上の電圧を 有する回路電源が混在する回路に使用する場合に、 この回路電源がこの演算増幅器の出力端に短絡す ることによる損傷を避けた演算増幅器の保護回路

に関する.

<従来の技術>

第2図は従来の演算増幅器の回路の構成を示す回路図である。

Q1は演算増幅器であり、その反転入力端(一)は入力抵抗Riを介して入力端Tiに接続されると共に回路出力端Tzに帰還抵抗Riを介して接続されている。また、演算増幅器Qiの出力端は制限抵抗Roを介して回路出力端Tzに接続され、さらにその非反転入力端(+)は共通電位点COMに接続されている。

このような構成によると、例えば回路出力端下2が演算増幅器Q1の電源電圧±Vccより高い回路電圧と1で短絡されても制限抵抗R。の値を大きく選定しておけば、回路電圧E1により演算増幅器Q1の出力端に流れる過大電流を制限抵抗R。により充分に制限することができる。そして、この場合にも入力端下1と回路出力端下2との間の増幅度を担なうこともない。

しかしながら、この場合に高い回路電圧ELが

回路出力端下2に短絡することにより増幅器Q1が損傷を受けるのを避けるために制限抵抗R。の値を大きく選定すると、回路の増幅度は変更を受けないものの、回路出力端下2で利用できる出力電圧、出力電流の振幅が制限される。

そこで、第3図に示すような回路保護の構成が 考えられる。

第3図に示す構成は、第2図に示す構成に対して演算増幅器Q,の出力端と電源端+Vccとの間にはダイオードD,が、電源端-Vccとの間にはダイオードD。がそれぞれ接続されている点が相違している。

この様な構成によれば、回路出力端T2が高電圧の回路電圧ELで短絡されると、この回路電圧ELに知路は抗R。 を介してジイオードD1、D2に流れるので、ダイオードD1、D2の準方向の電圧降下を±0・6 Vとすれば、出力電圧のレベルは(+ Vccー0・6 V)へ(- Vcc+0・6 V)にクランプされる。

従って、出力電圧の振幅は(+ V c c - 0 . 6

V)~(- V c c + O . 6 V)の程度に制限されるだけで、制限抵抗化。 の値は第1図に示す制限抵抗化。に対して小さく選定できる。

ところで、この演算増幅器 Q1 の出力段は例えば第 4 図に示すように構成されている。

電源端+Vccと-Vccとの間に抵抗R1、 ダイオードD3、D4、抵抗R2がそれぞれ直列 に接続され、さらにこの直列回路に並列にトラン ジスタQ2のエミッタとコレクタ、抵抗R3、ト ランジスタQ3のエミッタとコレクタがそれぞれ 直列に接続されている。

また、抵抗R」とダイオードDaの接続点からはR」とダイオードDaの接続電圧を与いてスタQaのスースにがR2の接続電にがある。として、近年のような出たのような出たののような出たののような出たののような出たののような出たののような出たののはである。このみを持ちシンク電流を持たない変質増幅器として、例えばすショ

ナルセミコンダクタ製の型式 L M 2 9 0 4 などがある。

そこで、第5図に示すようにシンク電流を制限する抵抗R』をトランジスタQ」のコレクタ側に挿入する構成の演算増幅器を第3図に示す演算増幅器Q1として採用することも考えられる。

しかし、このような演算増幅器Q」を採用して 演算増幅器Q」の出力段を保護したとしても、制 限抵抗R。 、ダイオードD」、電源端+Vcc を介して、或いは制限抵抗R。 、ダイオードD 2、電源端-Vccを介して、高圧の回路電圧E しが回路出力端T2に短絡して流入する過大電流

により演算増幅器Q」に電源電圧±Vccを供給する電源が破壊される。

<考案が解決しようとする課題>

そこで、本考案は、回路の中に演算増幅器の電源電圧よりも高い電圧である回路電圧が混在する場合に、この回路電圧が回路出力端に短絡しても、演算増幅器の出力振幅を制限せずに、演算増幅器も、演算増幅器の電源電圧を供給する電源をも破壊しない演算増幅器の保護回路を提供することを課題とする。

<課題を解決するための手段>

本考案は、以上の課題を解決するために、 海に接続された第1制限抵抗と、 の第1制限抵抗と回路出力端とに直列に接続された第2制限抵抗と、この第1制限抵抗と第2制限抵抗と第2制限抵抗と第2制限抵抗とがれて減算増幅器の出力端との接続点に接続されて消算増配と、 のでは、

, iii.

したものである。

〈作 用〉

回路出力端が高電圧で短絡された場合には、第 1制限抵抗により演算増幅器の出力端に流入する 短絡電流を制限し、さらにダイオードにより演算 増幅器の出力電圧の振幅を制限すると共にこのの イオードに流れる短絡電流を所定の回路と映 出力端に流入する短級抵抗により演算増幅器の 出力端に流入する短級電流とダイオードに流れる 短絡電流を共に制限して、演算増幅器の動作を確 保する。

<実施例>

以下、本考案の実施例について図面に基づき説明する。第1図は本考案の1実施例の構成を示す 回路図である。

端子Ta、Taの間に回路電圧ELが印加され、この回路電圧ELを抵抗RsとツエナーダイオードDzの直列回路に印加してツエナーダイオードDzの両端にツエナー電圧Vzを得ている。抵抗Rsの両端にはトランジスタQaのベースとコレ

クタが接続され、そのエミッタと端子T』との間に演算増幅器Q1の電源となる電源電圧Vccを 得ている。

演算地幅器Q」の反転入力端(一)には、入力端下」には、入力端が接続された入力抵抗R」の他婦婦との問には用力端できない。 演算地幅器Q」のは帰還は抗R」が接続されている。 演算地幅器Q」の出場では、が進力には、力の力に、対している。 といる、といる、といる、といる、といる、といる、といる、といる、は、ないる、は、ないる、は、ないる、は、ないる、は、ないる、は、ないる、は、ないる、は、ないる、は、ないる、は、ないる、は、ないる、

次に、以上のように構成された第1図に示す実施例の動作について説明する。

演算増幅器Q、は入力抵抗R;と帰選抵抗R; で決まる増幅度を有している。

回路出力端下。に電源電圧Vccより高い電圧 である回路電圧Eにが接触して短絡された場合は、



接続点Kの電圧VKはダイオードDsにより(Vz-0・6V)に制限される。このときにダイオードDsに流れる短絡電流Inは過剰電圧分を吸収する制限抵抗Rxにより制限され、その値はダイオードDs、ツエナーダイオードDzの許容損失を越えないような値に選定される。

一方、残りの演算 増幅器 Q , の出力端に流入する短絡電流 I 2 は制限抵抗 R 。により演算増幅器 Q , の許容損失を越えないように制限される。

以上の制限抵抗Rs、RrとダイオードDsにより、演算増幅器Q1の電源電圧Vccの近くまで出力電圧の振幅を確保し、且つ演算増幅器Q1の出力段の保護をしながら、電源電圧Vccより高い電圧が回路出力端T2に短絡されても演算増幅器Q1の動作が確保される。

<考案の効果>

以上、実施例と共に具体的に説明したように本 考案によれば、簡単な回路構成で、演算増幅器の 電源電圧よりも高い回路電源の電圧で回路出力端 に短絡を起こしても、演算増幅器の安定な動作を

確保することができる。


4. 図面の簡単な説明

第1図は本考案の1実施例の構成を示す回路図、第2図は従来の第1の演算増幅器の回路構成を示す回路図、第3図は従来の第2の演算増幅器の回路構成を示す回路図、第4図は第3図に示す演算増幅器の出力段の第1の構成を示す部分回路図、第5図は第3図に示す演算増幅器の出力段の第2の構成を示す部分回路図である。


Q: …演算増幅器、Qz ~Q4 …トランジスタ、R: …入力抵抗、R: …帰退抵抗、D2 … ツエナーダイオード、Vcc …電源電圧、E1 … 回路電圧、

代理人 弁理士 小沢 信節


第1図



第 2 図



図と発




230 -1629


実開1-16292

公開実用平成 1─162922

第 4 図



第 5 図



231 実開1-1629

代理人 弁理士 小 沂